Full metadata record
| DC Field | Value | Language |
|---|---|---|
| dc.contributor.author | Huber, Philipp | - |
| dc.contributor.author | Rosenthal, Matthias | - |
| dc.date.accessioned | 2020-01-30T13:48:18Z | - |
| dc.date.available | 2020-01-30T13:48:18Z | - |
| dc.date.issued | 2019-09-03 | - |
| dc.identifier.uri | https://digitalcollection.zhaw.ch/handle/11475/19329 | - |
| dc.description.abstract | Mit den heutigen Prozessoren, welche verschiedene Architekturen (CPU, GPU, FPGA) auf einem System vereinen wird die Partitionierung von Prozessen immer wichtiger. Neben der optimalen Verteilung der Prozesse auf die verschiedenen Ressourcen ist ein effizienter Datenaustausch notwendig. Signalverarbeitung in Echtzeit, wie zum Beispiel Video Verarbeitung, kann immense Rechenleistung benötigen, die nur eine GPU zur Verfügung stellen kann. Für das Erfassen und Vorverarbeiten von mehreren Video Streams eignet sich hingegen ein FPGA optimal. Ein enges und effizientes Zusammenspiel der einzelnen Komponenten ist deshalb unentbehrlich. Moderne Computer stellen mit PCI-Express ein sehr schnelles internes Daten Netzwerk zwischen CPU, GPU und FPGA zur Verfügung. Da jedoch die Kommunikation meistens über die CPU läuft, wird diese zum Bottleneck einer Anwendung. In dieser Präsentation werden verschiedene Wege gezeigt für ein effizientes FPGA-GPU Co-Design ohne CPU Bottleneck. | de_CH |
| dc.language.iso | de | de_CH |
| dc.rights | Licence according to publishing contract | de_CH |
| dc.subject | FPGA | de_CH |
| dc.subject | GPU | de_CH |
| dc.subject | GPUDirect | de_CH |
| dc.subject | RDMA | de_CH |
| dc.subject | Nvidia | de_CH |
| dc.subject | Xilinx | de_CH |
| dc.subject.ddc | 004: Informatik | de_CH |
| dc.title | FPGA GPU Co-Design | de_CH |
| dc.type | Konferenz: Sonstiges | de_CH |
| dcterms.type | Text | de_CH |
| zhaw.departement | School of Engineering | de_CH |
| zhaw.organisationalunit | Institute of Embedded Systems (InES) | de_CH |
| zhaw.conference.details | Embedded Computing Conference 2019, Winterthur, 3. September 2019 | de_CH |
| zhaw.funding.eu | No | de_CH |
| zhaw.originated.zhaw | Yes | de_CH |
| zhaw.publication.status | publishedVersion | de_CH |
| zhaw.publication.review | Not specified | de_CH |
| zhaw.webfeed | Information Engineering | de_CH |
| zhaw.author.additional | No | de_CH |
| Appears in collections: | Publikationen School of Engineering | |
Files in This Item:
There are no files associated with this item.
Show simple item record
Huber, P., & Rosenthal, M. (2019, September 3). FPGA GPU Co-Design. Embedded Computing Conference 2019, Winterthur, 3. September 2019.
Huber, P. and Rosenthal, M. (2019) ‘FPGA GPU Co-Design’, in Embedded Computing Conference 2019, Winterthur, 3. September 2019.
P. Huber and M. Rosenthal, “FPGA GPU Co-Design,” in Embedded Computing Conference 2019, Winterthur, 3. September 2019, Sep. 2019.
HUBER, Philipp und Matthias ROSENTHAL, 2019. FPGA GPU Co-Design. In: Embedded Computing Conference 2019, Winterthur, 3. September 2019. Conference presentation. 3 September 2019
Huber, Philipp, and Matthias Rosenthal. 2019. “FPGA GPU Co-Design.” Conference presentation. In Embedded Computing Conference 2019, Winterthur, 3. September 2019.
Huber, Philipp, and Matthias Rosenthal. “FPGA GPU Co-Design.” Embedded Computing Conference 2019, Winterthur, 3. September 2019, 2019.
Items in DSpace are protected by copyright, with all rights reserved, unless otherwise indicated.